超全的有源晶體信號(hào)類型與端接入門資料
　　在接觸石英晶振這個(gè)行業(yè)之后,刷新了我對(duì)這個(gè)領(lǐng)域的認(rèn)識(shí),因?yàn)橐活w小小的電子元器件,從選料,設(shè)計(jì),生產(chǎn),加工,制造等多個(gè)方面都有很多需要了解的,但是今天我們暫時(shí)不談這些.現(xiàn)在有越來越多的制造型企業(yè)和工廠大量采用有源的石英晶體振蕩器,這是一種性能比普通晶體要高許多的頻率元件,而且不用外部接入電源就能振蕩工作.擁有多種不同的輸出信號(hào)邏輯,也就是我們常說的輸出方式,主要作用是組成更高性能的系統(tǒng),同時(shí)還能消除共模噪聲.
介紹:
　　CMOS,HCMOS,LVCMOS,正弦波,限幅正弦波,TTL,PECL,LVPECL,LVDS,CML…振蕩器和頻率控制器件具有一系列不同的輸出緩沖器類型,每種類型都有其優(yōu)點(diǎn)和缺點(diǎn).本應(yīng)用筆記的目的是為每種類型提供一些背景知識(shí),并為端接具有此類輸出的設(shè)備的某些方法提供建議.

圖1.多種常見輸出類型所涵蓋的近似電壓范圍

需要正確理解信號(hào)類型和端接:
　　印刷電路板走線的行為就像傳輸線一樣,可以過濾時(shí)鐘信號(hào),使時(shí)鐘信號(hào)沿走線的長度方向衰減并失真.較高頻率的時(shí)鐘信號(hào)更容易受到衰減,失真和噪聲的影響,但是最好采用較高的壓擺率來改善抖動(dòng)時(shí)鐘邊緣,這給實(shí)現(xiàn)時(shí)鐘解決方案帶來了挑戰(zhàn).
為了正確實(shí)現(xiàn)高質(zhì)量的時(shí)鐘源,應(yīng)考慮以下因素:
　　•彼此隔離時(shí)鐘源
　　•充分利用正確的接地和電源濾波
　　•使用短PCB走線作為時(shí)鐘信號(hào)
　　•將要計(jì)時(shí)的設(shè)備放置在盡可能靠近時(shí)鐘的地方
　　•確保為您的應(yīng)用選擇了正確的時(shí)鐘輸出類型.
　　•確保輸出驅(qū)動(dòng)器正確端接并且采用阻抗匹配技術(shù).
　　最后兩點(diǎn)是應(yīng)用筆記的主題.如果走線沒有正確終止,則會(huì)發(fā)生反射和衰減.反射會(huì)增加抖動(dòng),而衰減會(huì)進(jìn)一步降低時(shí)鐘波形和整體性能.保持信號(hào)完整性對(duì)于實(shí)現(xiàn)低相位噪聲石英晶體振蕩器的性能至關(guān)重要.
單端輸出系列:
　　正弦波和修剪正弦波
　　正弦波輸出是晶體振蕩器電路的“自然”輸出,通常代表一個(gè)振蕩器可以預(yù)期的最大頻譜純度.根據(jù)定義,純正弦波僅具有單個(gè)或基本頻率,并且在理想情況下不存在諧波.與其他輸出類型不同,沒有與其他正弦波輸出相關(guān)的“標(biāo)準(zhǔn)”輸出電平,正弦輸入的波形(對(duì)于給定頻率)僅由幅度定義,通常表示為以dBm為單位的輸出功率.正弦波輸出旨在驅(qū)動(dòng)50歐姆阻抗負(fù)載,PC走線也應(yīng)設(shè)計(jì)為50歐姆阻抗.大多數(shù)邏輯輸出源均來自正弦波或限幅正弦波源,這會(huì)降低相位噪聲性能-正弦波輸出是要求苛刻的低相位噪聲應(yīng)用的理想選擇.
　　受限制的正弦波是通過限制正弦波輸出而形成的,以最大和最小范圍“隔離”該波.以這種方式限制正弦波會(huì)引入額外的諧波,從而降低波形的頻譜純度,但可以提供一種手段,以利用系統(tǒng)中不能承受大幅度正弦波全擺幅的快速上升和下降沿.削波的正弦波器件比全數(shù)字邏輯輸出消耗的功率更少,因此,在TCXO溫補(bǔ)晶振設(shè)計(jì)中很流行,其中CMOS級(jí)的額外功耗會(huì)影響IC中的熱梯度.削波的正弦波TCXO旨在驅(qū)動(dòng)10pF的10K負(fù)載.
CMOS,HCMOS和LVCMOS
　　CMOS是互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor)的首字母縮寫,這意味著該設(shè)備(緩沖器)由p溝道和n溝道晶體管構(gòu)成.

圖2.終止CMOS驅(qū)動(dòng)器的最常用方法,適用于短走線長度

　　CMOS信號(hào)通過具有50歐姆阻抗走線的底板分布到一個(gè)或多個(gè)高阻抗接收器中.因此,存在阻抗失配.有多種方法可以解決這種阻抗匹配問題,但是在此和“軌到軌”擺幅的繼承極限之間,CMOS輸出適合于較低頻率的時(shí)鐘源(低于200MHz)和較短的走線長度(小于時(shí)鐘的1/4).最高諧波頻率的波長)不易受到阻抗匹配問題的影響.對(duì)于較低的頻率和較短的走線,可以使用時(shí)鐘輸出和接收器輸入之間的直接連接.但是在大多數(shù)情況下,將使用低電阻(例如20-50歐姆)的串聯(lián)電阻,該電阻在減少反射和保持信號(hào)完整性方面非常有效.參見圖2.其他阻抗匹配方法如圖3和4所示,但這些方法會(huì)增加功耗.

圖3和4.端接CMOS的替代方法

　　HCMOS代表高速CMOS,是原始CMOS上更高速度的變體-HCMOS和CMOS在振蕩器世界中經(jīng)?？梢曰Q.LVCMOS代表低壓CMOS,顧名思義,它是CMOS的低壓類別.ACMOS代表“高級(jí)CMOS”.由于這些縮寫經(jīng)常互換使用,因此Vectron建議使用上升/下降時(shí)間,輸出驅(qū)動(dòng)或負(fù)載要求以及Voh/Vol來指定振蕩器,而不是通過CMOS,HCMOS,ACMOS,LVCMOS等術(shù)語來定義要求.
TTL
　　晶體管到晶體管邏輯(TTL)曾經(jīng)是最常見的I/O標(biāo)準(zhǔn)之一.TTL使用+5V或3.3V電源供電,與CMOS相比,一次具有更高的傳輸速度,高達(dá)100MHz.此外,由于晶振輸出頻率較高時(shí)功耗不會(huì)急劇變化,因此它更受歡迎.TTL輸出也可以使用針對(duì)CMOS信號(hào)所述的方法進(jìn)行處理.在1980年代,CMOS器件因其低(零)靜態(tài)電流,良好的抗噪性,改善的上升/下降時(shí)間和較低的制造成本而變得更加流行,尤其是對(duì)于大規(guī)模集成而言.CMOS已取代TTL,成為低頻時(shí)鐘IC的首選.
　　CMOS和TTL的主要好處是低功耗,較高的輸出擺幅以及在硅中實(shí)現(xiàn)的成本相對(duì)較低.但是,差分信號(hào)用于更高的頻率.
差分邏輯系列:
　　單端信號(hào)傳輸技術(shù)可能容易受到噪聲的影響.這可以通過增加電壓來克服,但是這會(huì)增加功耗,并且由于電壓擺幅而導(dǎo)致速度降低.單端傳輸線也傾向于衰減信號(hào).再次可以通過增加傳輸電壓來克服.差分緩沖器通過為每個(gè)發(fā)送的比特傳輸一對(duì)互補(bǔ)信號(hào)(相反極性)來克服這些困難.接收器檢測到兩個(gè)信號(hào)之間的差異,并且兩個(gè)信號(hào)共有的任何噪聲都被拒絕.差分傳輸技術(shù)具有較高的抗噪能力,因此受線路衰減的影響較小,因此對(duì)于在較長的線路長度上以較高的數(shù)據(jù)速率進(jìn)行傳輸非常理想.
ECL(單端或差分):
　　引入了發(fā)射極耦合邏輯(ECL)作為TTL邏輯的替代方法,因?yàn)樗m合于高速數(shù)據(jù)傳輸.發(fā)射極耦合邏輯電路使用晶體管控制電流流經(jīng)計(jì)算邏輯功能的門.由于晶體管始終處于有源區(qū)域,因此它們可以非?？焖俚馗淖儬顟B(tài),因此ECL電路可以以很高的速度運(yùn)行.
　　ECL有兩個(gè)缺點(diǎn).首先,ECL需要相對(duì)較高的電流才能運(yùn)行.其次,ECL依靠負(fù)電源運(yùn)行.與駐留在系統(tǒng)其余部分中的基于正電源的設(shè)備連接時(shí),可能會(huì)導(dǎo)致問題.但是參考地面,可能會(huì)帶來噪音優(yōu)勢(shì).
PECL,LVPECL:
　　LVPECL和PECL都是1960年代首次引入的較舊ECL技術(shù)的分支.PECL代表正發(fā)射極耦合邏輯,因?yàn)樗?、3.3V或2.5V等正電壓工作.PECL邏輯輸出通常用于高速時(shí)鐘分配電路.PECL作為一種差分傳輸方案,具有高抗噪性和在長線長度上驅(qū)動(dòng)高數(shù)據(jù)速率的能力.PECL的另一個(gè)優(yōu)點(diǎn)是由于電壓擺幅大而具有良好的抖動(dòng)性能.缺點(diǎn)包括由于需要5V電源和外部DC偏置而導(dǎo)致的大功耗(與單端電源相比).
　　低壓PECL(LVPECL)是指設(shè)計(jì)用于3.3V或2.5V電源的PECL電路,其電源電壓與低壓CMOS器件相同.LVPECL構(gòu)成許多協(xié)議的基礎(chǔ),LVPECL的電氣規(guī)格與LVDS相似,但在較大的差分電壓擺幅下工作.LVPECL差分晶體由于其ECL起源和較大的擺幅而往往比LVDS的功率效率低一些,但是由于其ECL特性,它也可以在高達(dá)10Gbps的頻率下工作.
　　LVPECL輸出電流通常為15mA,這是從一個(gè)開路發(fā)射極得出的.這要求終止于電阻性負(fù)載以產(chǎn)生電壓.LVPECL的目的是使用50歐姆阻抗走線和50歐姆瑟恩等效負(fù)載.通常使用圖5來實(shí)現(xiàn),而替代方案如圖6所示.為了獲得最佳性能,應(yīng)使用相同的方法來平等地終止輸出-永遠(yuǎn)不要讓未使用的輸出懸空.同樣,來自不同制造商的差分接收器可以具有不同的輸入容差(同時(shí)仍圍繞一個(gè)通用標(biāo)準(zhǔn)聚集).根據(jù)接收器的要求做一些功課也可以幫助優(yōu)化您要終止的信號(hào)的傳輸.

圖5.LVPECL終止的最常用方法.圖6.另一種LVPECL終止方案

CML:
　　電流模式邏輯(CML)輸出可提供與LVPECL相似的性能,但不需要外部偏置,因此當(dāng)需要LVPECL類型的輸出但需要考慮功耗時(shí),可以選擇CML.CML輸出需要交流耦合,因?yàn)樗鼈儾荒芴峁┳銐虻碾娏鱽砥闷渌骷?
LVDS:
　　LVDS代表低壓差分信號(hào),類似于LVPECL的電流輸出,但是輸出電流為4mA,與LVPECL相比,功耗更低.LVDS輸出具有100ohm的輸出阻抗,旨在驅(qū)動(dòng)100ohm的負(fù)載或電阻,這導(dǎo)致較小的電壓擺幅,典型值為?350mV.
　　與CMOS和TTL相比,LVDS降低了對(duì)噪聲的敏感性,降低了EMI輻射.LVDS的一個(gè)缺點(diǎn)是與PECL相比其抖動(dòng)性能降低.但是,它正在取得進(jìn)步,使其與LVPECL成為一個(gè)公平的競爭環(huán)境.
　　LVDS用于高速數(shù)據(jù)傳輸應(yīng)用,尤其是背板收發(fā)器或時(shí)鐘分配.LVDS的數(shù)據(jù)速率高達(dá)3.125Gbps.為了獲得更高的數(shù)據(jù)速率,需要輸出諸如HCSL,CML或LVPECL.要實(shí)現(xiàn)這些非常高的數(shù)據(jù)速率,需要非?？斓募怃J速率,并且通常需要大約800mV的信號(hào)擺幅.由于這種HCSL,CML和LVPECL通常比LVDS需要更多的功率.
　　LVDS差分晶振通常被選擇用于較新的設(shè)計(jì),因?yàn)樗子谠贑MOSIC中實(shí)現(xiàn)并且在系統(tǒng)級(jí)易于使用.當(dāng)連接到LVDS輸入時(shí),LVDS輸出不需要外部偏置和單個(gè)100Ω終端電阻,請(qǐng)參見圖7.負(fù)載100歐姆后,LVDS信號(hào)可能需要交流耦合,也可能不需要交流耦合-最好了解接收器的輸入結(jié)構(gòu)要求.

圖7.終止LVDS.通常,接收器包括片上端接,不需要額外的100歐姆電阻.

HCSL:
　　高速電流控制邏輯(HCSL)輸出可在PCIExpress應(yīng)用和英特爾芯片組中找到.HCSL是一種較新的差分輸出標(biāo)準(zhǔn),類似于LVPECL,其15mA電流源來自開路發(fā)射極或源極.作為無端接的漏極,它們需要外部50ohm電阻接地,如圖8所示.HCSL是具有快速切換時(shí)間的高阻抗輸出,使用如圖9所示的10至30ohm串聯(lián)電阻可能是有利的.,以幫助減少過沖/振鈴.HCSL提供最快的開關(guān)速度,功耗介于LVDS和LVPECL之間,并且相位噪聲性能與替代技術(shù)相當(dāng).與往常一樣,最佳實(shí)踐是了解接收器的輸入結(jié)構(gòu).

圖8.單電阻器端接方案.圖9.在某些情況下,使用10-30歐姆串聯(lián)電阻可幫助減少過沖.

　　網(wǎng)絡(luò)上關(guān)于石英晶體振蕩器輸出方式的資料很多,但很少有十分全面的,因此康華爾電子整理了這份全網(wǎng)最詳細(xì),最完整的晶振輸出入門級(jí)資料,幫助大家更加了解什么是振蕩器,了解越多對(duì)晶振的使用越有利.作為一家專業(yè)的晶振廠家和供應(yīng)商,康華爾電子歡迎大家來討論,如果想了解更多相關(guān)的資料或技術(shù),歡迎到我司官網(wǎng)留言:http://www.dxwyp.cn/.
超全的有源晶體信號(hào)類型與端接入門資料

正在載入評(píng)論數(shù)據(jù)...

上一篇：晶體選擇與權(quán)衡案例分析

下一篇：探索GPS模塊應(yīng)用的TCXO溫補(bǔ)晶振微型工藝

此文關(guān)鍵字：晶體振蕩器技術(shù)資料有源晶振輸出方式低相噪石英振蕩器

姓名：
郵箱：
驗(yàn)證：
正文：

歡迎光臨：深圳市康華爾電子有限公司

技術(shù)支持

晶振官方博客

超全的有源晶體信號(hào)類型與端接入門資料

相關(guān)資訊